RISC-V 指令集介绍（五）
FPGA中PulserainReindeer软核MCU的移植和设计中的RISCV指令的引入如下：pulserainreinder软核MCU的FPGA移植部门：与平台相关的部分：与PLL，SDRAM制造商IP，FPGA IP，FPGA IP，FPGA ON-CHIP内存和平台配置。独立部分：包含硬件基本引导加载程序和独立于平台的PulserainReindeer软核MCU。
驯鹿软核的组成：外围设备：例如UART，I2 C，SPI，GPIO等，支持灵活的自定义。
内存界面：采用von Neumann体系结构，通用寄存器采用阻滞剂设计，以减少逻辑资源消耗。
RISCV处理器核心：包括通用寄存器，CSR寄存器，内存地址分配和管道逻辑等。
RISCV核心的特定实现：常规寄存器：通过双端口块通过双端口块实施，以同步读取和写入操作以减少数据相关问题。
CSR寄存器：独立阅读，以确保解码后可以立即使用指令。
时钟计时器：作为外围设备的一部分集成到处理器中，以保持计数频率的稳定性。
管道设计：手指fetcher：支持3 2 位内存读数。
说明解码器：基于RV3 2 IM指令集。
指令执行者：处理各种算术逻辑，乘法，跳跃和地址构造指令。
数据访问阶段：负责一般寄存器和内存操作的同步。
验证方法：黑匣子测试：通过通过RISCV正式发布的测试程序比较内存中的签名，PulserainReindeer使用Verilator进行黑匣子验证。
白盒验证：通过模拟模拟，包括处理器核心，外围设备和内存控制器，生成详细的测试向量进行比较，从而确保每个时钟周期的正确性。
通过上述介绍，我们可以了解FPGA中PulserainReindeer软核MCU的移植和设计中RISCV指令的特定实现和验证方法。
RISC-V介绍
RIS-V介绍在计算机领域，RIS-V是由David Patterson教授退休的伯克利教授于2 01 6 年成立的开源说明的建筑集。帕特森（Patterson）在Google担任杰出的工程师时继续他的研究RISC，他致力于创建一个环球影城，将他与传统的CISC和RIS区分开来。
风险设计概念基于模块化，一组基本指令RV3 2 i是一个稳定的起点，没有频繁的扩展。
与ARM等体系结构相比，它具有更简单的指令的实现，它有助于降低芯片的大小和开发成本。
在性能方面，将RIS-V和ARM测试的结果进行比较，RIS-V几乎达到了成本优势，简单性和绩效的1 0％，并且服务的总量约为3 0％。
RIS-V还通过思考建筑和实现的分离而设计，使建筑师可以在不牺牲可扩展性的情况下进行优化。
例如，MIPS体系结构潜伏期的后果特征带来了性能的改善，但在随后的维护方面遇到了更大的困难，而风险避免了类似的问题。
随着摩尔定律的放缓，RIS-V保留了适当的空间，可以在未来的特定领域托管个性化指令。
作为一组基本说明，RV3 2 I专注于固定长度，并且在寄存器的设计和布局中的说明的简洁名称也支持简化处理器设计。
风险组装语言（例如功能呼叫程序）的支持也反映了其有效而简洁的特征。
