计算机数据存储的原理是什么
这些组件主要是用于将数据存储在计算机上的组件：在CPU，内存（内存块）和光盘中寄存器和缓存。那么记忆如何工作？首先，我们需要确定数据存在的位置，即存储地址，其次，数据必须稳定，并且不能受到其他操作的影响。
好的，在下面的情况下，通过门电路，我们可以在计算机中实现逻辑单元（操作单元，例如逻辑单元添加）。
逻辑单元可以分为两类：一种是无法保存的一种信息（组合逻辑单元）；另一种是可以保存的信息类型（存储单元）。
我们介绍了与内存有关的几个结构。
合并的逻辑包括各种操作逻辑和控制逻辑。
在存储中，我们需要的只是地址选择控制单元的地址，也可以称为地址解码器。
根据二进制（地址值）输入终端，在输出终端选择一个特定电路。
例如，a = 0，b = 0，选择线AB = 0，a = 1 ，b = 1 ，然后选择AB = 1 行，以及用于读取数据的多路复用器：根据控制信号，仅在输入终端上选择特定电路，并向输出终端选择该行的输出。
如果S1 = 0，S2 = 0，则选择行A，而A的值是输出值。
存储逻辑单元可以存储信息的结构：可用于存储二进制。
当我们= 0（不可读和书面）时，S和R必须为1 ，稳定的电路和出口端可以保持其原始值；当我们= 1 （可读和书面）时，出口的末端根据D的值变为相应的值。
然后还原US = 0并保存1 bit。
我们可以使用这样的昵称结合起来实现NIT列表。
使用地址解码器，多路复用器和闩锁，我们可以执行简单的随机存储器（RAM），并且内存地址由2 个输入解码器实现。
根据输入A1 和A2 ，解码器选择同一行，也就是说，找到与地址匹配的内存空间。
特定内存存储信息的实现是存储由围栏闩锁组成的存储矩阵的位信息。
读取内存输出由多路复用器执行。
根据解码器在处理时选择的特定行，每个多路复用器列只能删除行上的相应门闩锁。
内存读写时序控制原理图
原理：内存应读取3 2 或6 4 位数字（指令或数据），并具有同时具有3 2 位读数值，而没有序列。因此，不可能简单地使用简单的逻辑工作。
SO称为“同时读取3 2 位”需要相同的时钟控制，并且读取与相同的升级或下降相同，然后在下一个升级或下降之前什么都不做，但可以维持读取值。
添加时，同时将两个值放在逻辑计算的前面。
可以将逻辑电路添加到下一个级别的下一个上升或下一个级别的边缘（或添加到上升的边缘和跌落）。
该值的上升边缘将读取和维护另一个时间。
寄存器1 和0是稳定的，在逻辑工作期间不会更改。
这是时钟的基本函数。
没有时钟，可能会有3 2 位阅读的时间差异。
甚至纳秒差异也使结果不稳定且不可预测。
如果您有复杂的计算，则可能需要多次读取它（例如，添加2 6 4 位整数的添加），一次读取一次，读取一次，将其读取为B，然后再次添加输出。
每次时钟都上升或跌落时。
